在開發(fā)帶處理器的電子產(chǎn)品時，如何提高抗干擾能力和電磁兼容性？

1.以下系統(tǒng)應(yīng)特別注意抗電磁干擾：

(1)微控制器時鐘頻率特別高，總線周期特別快的系統(tǒng)。

(2)系統(tǒng)包含大功率、大電流驅(qū)動電路，如產(chǎn)生火花的繼電器、大電流開關(guān)等。

(3)含有微弱模擬信號電路和高精度A/D變換電路的系統(tǒng)。

2.采取以下措施增加系統(tǒng)的抗電磁干擾能力：

(1)選擇低頻微控制器：

選擇外時鐘頻率低的微控制器可以有效降低噪聲，提高系統(tǒng)的抗干擾能力。方波和正弦波的高頻成分遠(yuǎn)遠(yuǎn)超過正弦波。雖然方波的高頻成分比基波小，但頻率越高，就越容易發(fā)射成噪聲源。微控制器產(chǎn)生的最有影響力的高頻噪聲大約是時鐘頻率的三倍。

(2)減少信號傳輸中的畸變：

微控制器主要采用高速CMOS技術(shù)制造。信號輸入端的靜態(tài)輸入電流約為1ma，輸入電容約為10PF，輸入阻抗相當(dāng)高。高速CMOS電路的輸出端具有相當(dāng)大的承載能力，即相當(dāng)大的輸出值。將門的輸出端通過長時間引入輸入阻抗相當(dāng)高的輸入端，反射問題非常嚴(yán)重，會導(dǎo)致信號畸變，增加系統(tǒng)噪聲。當(dāng)TPD>T已成為一個傳輸線問題，必須考慮信號反射、阻抗匹配等問題。

印刷板上信號的延遲時間與導(dǎo)線的特性阻抗有關(guān)，即與印刷板材料的介電常數(shù)有關(guān)?？梢源致缘卣J(rèn)為，印刷板導(dǎo)線中信號的傳輸速度約為光速的1/3至1/2。由微控制器組成的系統(tǒng)中常用邏輯電話元件的Tr（標(biāo)準(zhǔn)延遲時間）在3到18ns之間。

在印刷電路板上，信號通過7W電阻和25cm長導(dǎo)線，在線延遲時間約為4~20ns。換句話說，印刷線上的信號導(dǎo)線越短越好，最長不超過25cm。此外，孔數(shù)應(yīng)盡可能少，最好不超過2個。

當(dāng)信號上升時間快于信號延遲時間時，應(yīng)根據(jù)快速電子學(xué)進(jìn)行處理。此時，應(yīng)考慮傳輸線的阻抗匹配。對于印刷電路板上集成塊之間的信號傳輸，應(yīng)避免TD>Trd。印刷電路板越大，系統(tǒng)速度越快。

以下結(jié)論總結(jié)了印刷線路板設(shè)計的一條規(guī)則：

信號在印刷板上傳輸，延遲時間不得大于所用設(shè)備的標(biāo)稱延遲時間。

(3)減少信號線之間的交叉干擾：

A點的上升時間為Tr的階躍信號通過引線AB傳輸?shù)紹端。AB線上信號的延遲時間為TD。在D點，由于A點信號的向前傳輸，到達(dá)B點后的信號反射和AB線的延遲將在TD時間后感知到一個寬度為Tr的頁脈沖信號。在C點，由于AB上信號的傳輸和反射，它將感知到AB線上信號延遲時間的兩倍寬度，即2TD的正脈沖信號。這是信號之間的交叉干擾。干擾信號的強(qiáng)度與C點信號的di/at和線間距離有關(guān)。當(dāng)兩條信號線不長時，AB實際上看到了兩個脈沖的迭加。

CMOS工藝制造的微控制由高輸入阻抗、高噪聲和高噪聲容量組成。數(shù)字電路是迭加100~200mv噪聲，不影響其工作。如果圖中的AB線是一個模擬信號，則此干擾將變得不可容忍。如果印刷電路板為四層板，其中一層為大面積地面或雙面板。當(dāng)信號線的反面為大面積地面時，信號之間的交叉干擾將減少。原因是大面積地面降低了信號線的特性阻抗，D端信號的反射大大降低。特性阻抗與信號線與地面介質(zhì)介電常數(shù)的平方成反比，與介質(zhì)厚度的自然對數(shù)成正比。如果AB線是一個模擬信號，為了避免數(shù)字電路信號線CD對AB的干擾，AB線下應(yīng)有大面積地面，AB線與CD線的距離應(yīng)大于AB線與地面距離的2~3倍。局部屏蔽地面，在引結(jié)的的左右兩側(cè)。

(4)降低電源噪聲：

在向系統(tǒng)提供能量的同時，電源還將其噪聲添加到電源上。微控制器的復(fù)位線、中斷線和其他控制線最容易受到外部噪聲的干擾。電網(wǎng)上的強(qiáng)干擾通過電源進(jìn)入電路，即使是電池供電系統(tǒng)，電池本身也有高頻噪聲。模擬電路中的模擬信號無法承受電源的干擾。

(5)注意印刷線板及部件的高頻特性：

在高頻條件下，印刷電路板上的導(dǎo)線、過孔、電阻、電容、接頭的分布電感和電容不容忽視。電容的分布電感不容忽視，電感的分布電容不容忽視。電阻反射高頻信號，導(dǎo)線的分布電容會起作用。當(dāng)長度大于噪聲頻率相應(yīng)波長的1/20時，會產(chǎn)生天線效應(yīng)，噪聲會通過導(dǎo)線向外發(fā)射。

印刷電路板的過孔約為0.6pf。

2~6pf電容引入集成電路本身的包裝材料。

電路板上的連接器具有520nH的分布電感。雙列直扦24引腳集成電路扦插座引入4~18nH的分布電感。

這些小較低頻率的微控制器系統(tǒng)中，這些小分布參數(shù)可以忽略不計；高速系統(tǒng)必須特別注意。

(6)元件布置要合理劃分：

印刷電路板上部件的位置應(yīng)充分考慮抗電磁干擾。原則之一是各部件之間的導(dǎo)線應(yīng)盡可能短。在布局上，模擬信號部分、高速數(shù)字電路部分、噪聲源部分（如繼電器、大電流開關(guān)等）應(yīng)合理分離，以最小化相互信號耦合。

(7)處理接地線：

在印刷電路板上，電源線和接地線是最重要的。克服電磁干擾的主要方法是接地。

對于雙面板，特別注意地線布置。通過采用單點接地法，電源和地面從電源兩端連接到印刷電路板，電源為一個接頭，地面為一個接頭。在印刷電路板上，應(yīng)有多條返回電路線，這些將聚集在返回電源的接頭上，即所謂的單點接地。所謂的模擬地面。數(shù)字地面。大功率設(shè)備的開放點是指分離布線，最終聚集在這個接地點。屏蔽電纜通常用于連接印刷電路板以外的信號。對于高頻和數(shù)字信號，屏蔽電纜的兩端都接地。低頻模擬信號屏蔽電纜，一端接地良好。

對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路別嚴(yán)重的電路。

(8)用好去耦電容：

一個好的高頻去耦電容器可以去除高達(dá)1GHZ的高頻組件。陶瓷電容器或多層陶瓷電容器具有良好的高頻特性。在設(shè)計印刷電路板時，每個集成電路的電源應(yīng)在地面之間添加一個去耦電容器。去耦電容器有兩個功能：一方面是集成電路的蓄能電容器，提供和吸收集成電路開關(guān)時的充放電能；另一方面，該設(shè)備的高頻噪聲從旁路中消失。數(shù)字電路中典型的0.1uf去耦電容器具有5nH分布電感，并行共振頻率約為7mhz，即對10mhz以下的噪聲具有良好的去耦效果，對40mhz以上的噪聲幾乎無效。

1uf，10uf電容器，并行共振頻率在20mHz以上，去除高頻噪聲效果更好。在電源進(jìn)入印刷板的地方，去除1uf或10uf的高頻電容器往往是有益的，即使是電池供電系統(tǒng)也需要這個電容器。

每10個左右的集成電路應(yīng)添加一個充放電容器，或稱為儲放電容器。電容器的大小可選為10uf。最好不要使用電解電容器。電解電容器由兩層溥膜卷起。這種卷曲結(jié)構(gòu)在高頻時表現(xiàn)為電感。最好使用膽電容器或聚碳酸醞釀容器。

去耦電容值的選擇不嚴(yán)格，可按C=1/F計算；即10mHz取0.1uf，微控制器組成的系統(tǒng)可以在0.1~0.01uf之間。

3.減少噪聲和電磁干擾的經(jīng)驗:

(1)如果可以使用低速芯片，則不需要高速芯片。高速芯片用于關(guān)鍵場所。

(2)可采用串聯(lián)電阻的方法，降低控制電路上下沿跳變率。

(3)盡量為繼電器等提供某種形式的阻尼。

(4)使用滿足系統(tǒng)要求的最低頻率時鐘。

(5)時鐘產(chǎn)生器應(yīng)盡可能接近使用時鐘的設(shè)備。石英晶體振蕩器外殼應(yīng)接地。

(6)用地線圈時鐘區(qū)，時鐘線盡量短。

(7)I/O驅(qū)動電路應(yīng)盡可能靠近印刷板，以便盡快離開印刷板。進(jìn)入印刷板的信號應(yīng)添加濾波器，從高噪聲區(qū)域的信號也應(yīng)添加濾波器。同時，通過串聯(lián)終端電阻減少信號反射。

(8)MCD無用端應(yīng)連接高度，或接地，或定義為輸出端，集成電路上應(yīng)連接電源端，不得懸掛。

(9)不要懸掛閑置的門電路輸入端，正輸入端接地，負(fù)輸入端接輸出端。

(10)印刷板盡量使用45折線而不是90折線布線，以減少高頻信號對外的發(fā)射和耦合。

(11)印刷板按頻率和電流開關(guān)特性劃分，噪聲元件與非噪聲元件之間的距離較遠(yuǎn)。

(12)單面板和雙面板采用單點電源和單點接地。電源線。地線應(yīng)盡可能粗。如果經(jīng)濟(jì)負(fù)擔(dān)得起，應(yīng)使用多層板來減少電源和地面的容生電感。

(13)時鐘.總線.片選信號應(yīng)遠(yuǎn)離I/O線和接插件。

(14)模擬電壓輸入線。參考電壓端應(yīng)盡量遠(yuǎn)離數(shù)字電路信號線，尤其是時鐘。

(15)對于A/D設(shè)備，數(shù)字部分和模擬部分寧愿統(tǒng)一也不愿交叉。

(16)時鐘線垂直于I/O線，干擾小于平行I/O線，時鐘元件引腳遠(yuǎn)離I/O電纜。

(17)元件引腳盡量短，去耦電容引腳盡量短。

(18)關(guān)鍵線應(yīng)盡可能粗，并在兩側(cè)增加保護(hù)區(qū)。高速線應(yīng)短而直。

(19)對噪聲敏感的線路不應(yīng)與大電流、高速開關(guān)線平行。

(20)不要在石英晶體和對噪聲敏感的設(shè)備下接線。

(21)弱信號電路，低頻電路周圍無電流環(huán)路。

(22)任何信號都不能形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡可能小。

(23)每個集成電路都有一個去耦電容器。每個電解電容器旁邊應(yīng)添加一個小的高頻旁路電容器。

(24)電路充放電儲能電容采用大容量鉭電容或聚酷電容，無電解電容。使用管狀電容時，外殼應(yīng)接地。