各種控制技術(shù)通常用于電磁兼容設計。一般來說，越接近EMI源，實現(xiàn)EM控制所需的成本越小。PCB集成電路芯片是EMI因此，如果我們能夠深入了解集成電路芯片的內(nèi)部特性，我們就可以簡化它PCB在系統(tǒng)級設計中EMI控制。在考慮EMI控制時，設計工程師和PCB板級設計工程師設計工程師IC芯片的選擇。集成電路的一些特征，如包裝類型、偏置電壓和芯片：工藝技術(shù)(例如CMoS，ECI）等等對電磁干擾有很大的影響。下面將重點討論IC對EMI控制的影響。

集成電路EMl來源

PCB中集成電路EMI來源主要包括:輸出端產(chǎn)生的方波信號頻率引起的數(shù)字集成電路從高邏輯到低邏輯的轉(zhuǎn)換，或從低邏輯到高邏輯的轉(zhuǎn)換EMl信號電壓、信號電流電場和磁場芯片本身的電容和電感等。

集成電路芯片輸出端產(chǎn)生的方波包含廣泛的正弦諧波分量，這是工程師所關心的EMI頻率成分EMI頻率也稱為EMI發(fā)射帶寬時間(不是信號頻率)的發(fā)射帶寬。

計算EMI發(fā)射帶寬的公式如下：f=0.35/Tr

在類型中，工廠是頻率，單位是GHz;7r是信號上升時間或下降時間，單位為ns。

從上面的公式可以看出，如果電路的開關頻率為50MHz，集成電路芯片的上升時間為1ns，所以電路最高EMI發(fā)射頻率將達到350MHz，遠遠大于電路的開關頻率。如果匯款上升時間為5肋，F(xiàn)s，所以電路最高EMI射頻將高達700MHz。

電路中的每個電壓值對應一定的電流，每個電流都有相應的電壓。當每個電流。IC這些信號電壓和信號電流產(chǎn)生電場和磁場，這些電場和磁場的最高頻率是發(fā)射帶寬。電場和磁場的強度和外部輻射的百分比不僅是信號上升時間的函數(shù)，而且還取決于信號源與負載點之間的電容和電感控制。因此，信號源位于PCB板的匯內(nèi)部，而負載位于其他IC內(nèi)部，這些IC可能在PCB上，也許不在PCB為了有效的控制EMI，不僅要注意交換；芭芭本身的電容和電感也需要注意PCB存在的電容和電感。

當信號電壓和信號電路之間的罐不緊密時，電路的電容會降低，從而削弱對電場的抑制作用，從而降低電容EMI增加；電路中的電流也是如此。如果電流與返回路徑之間的水壺沒有閉合；好的，必然會增加電路上的電感，從而增強磁場，最終導致EMI添加。這充分表明，電場控制不良通常會導致磁場抑制不良?？刂齐娐钒逯须姶艌龅拇胧┖鸵种拼胧㊣C電磁場封裝的措施大致相似。PCB設計情況，IC封裝設計會有很大的影響EMI。

電路中相當一部分電磁輻射是由電源總線中的電壓瞬變引起的。當匯款的輸出級別為：跳變和驅(qū)動連接的電磁輻射PCB線為邏輯“高”同時，匯芯片會從電源中吸收電流，提供輸出級月需要的能量。IC就連續(xù)轉(zhuǎn)換產(chǎn)生的超高頻電流而言，電源總線阿姨PCB上面的去輥網(wǎng)絡停止匯款的輸出級。如果輸出級的信號上升時間為1.0ns，那么IC要在1.0ns在如此短的時間內(nèi)，P從電源中吸收足夠的電流來驅(qū)動PCB上面的傳輸線。電源總線上電壓的瞬態(tài)變化取決于電源j線路徑上的應用。感知、吸收電流和電流傳輸時間。電壓的瞬態(tài)變化是由公式定義的，L電流傳輸路徑上的電感值；dj表示信號上升時間間隔內(nèi)電流的變化；dz表示D流傳輸時間(信號上升時間)的變化。

由于IC管腳和內(nèi)部電路是電源總線的一部分，吸收電流和輸出信號的時間也在一定程度上取決于匯款技術(shù)。因此，選擇合適的匯款可以在很大程度上控制上述公式中提到的三個要素。

電磁干擾控制中的封裝特征

IC包裝通常包括硅芯片，一個小的內(nèi)部PCB和焊盤。硅基芯片安裝在小型64PCB上，硅基芯片和焊盤之間的連接是通過綁定線實現(xiàn)的，在某些包裝中也可以直接連接到小型包裝中PCB實現(xiàn)硅基芯片上信號與電源與集合包上相應的管腳之間的連接，從而實現(xiàn)硅基芯片上信號和電源節(jié)點的外部延伸。因此，電源和信號的傳輸路徑包括填充基芯片和小型芯片PCB連線，PCB接線和集合包的輸入和輸出管腳。對電容和家庭感覺的控制（對應于電場和磁場）在很大程度上取決于整個傳輸路徑的設計，一些設計特性將直接影響整個設計IC電容和電感的芯片包裝。

首先看看硅基芯片和內(nèi)部小電路板之間的連接方式。許多集成芯片使用綁定線連接頸部硅基芯片和內(nèi)部小電路板之間的連接，這是硅基芯片和內(nèi)部小電路板之間的極細6t電線。由于硅基芯片和內(nèi)部小電路板的熱膨脹系數(shù)，這種技術(shù)得到了廣泛的應用（CU）類似芯片本身就是一種硅基器件，其熱膨脹系數(shù)與典型的相似PCB材料(如環(huán)氧樹脂)的熱膨脹系數(shù)差異很大。例如，硅基芯片的電氣連接點直接安裝在內(nèi)部PCB那么，在一段相對較短的時間之后，IC包裝內(nèi)部溫度的變化會導致熱膨脹和冷收縮，這種方式的連接會因斷裂而失效。綁定線是一種適應這種特殊環(huán)境的引線方法。它能承受較大負荷的彎曲變形，不易斷裂

使用綁定線的問題是，每個信號或電源線的電流回路面積的增加將導致電感值的增加。獲得較低電感值的優(yōu)秀設計是實現(xiàn)硅基芯片和內(nèi)部PCB它們之間的直接連接意味著硅基芯片的連接點直接連接在PCB在焊盤上。這就需要選擇使用一種特殊的PCB板基材料，這種材料應具有非常低的熱膨脹系數(shù)。選擇這種材料將導致匯款芯片的整體成本增加，因此使用這種工藝技術(shù)的芯片并不常見，但只要硅基芯片和載體PCB直接連接的IC存在:在設計方案中是可行的，所以采用這種方案IC設備是更好的選擇。

一般來說，在包裝設計中，選擇集成電路芯片過程的主要考慮因素是降低電感，增加信號與相應電路之間或電源與地面之間的電容。例如，小間距表面安裝和大間距表面安裝：與工藝相比，應優(yōu)先選擇采用小間距表面安裝工藝包裝的芯片，這兩種表面安裝工藝包裝IC所有芯片都優(yōu)于過孔引線型封裝。BGA與任何常用的包裝類型相比，包裝芯片具有最低的導線電感。從電容和電感控制的角度來看，小包裝和更細的間距通常代表性能的提高。

引線結(jié)構(gòu)設計的一個重要特點是管腳的分布。由于電感和電容值的大小取決于信號或電源與返回路徑之間的接近，因此應考慮足夠的返回路徑。

電源管腳和地面管腳應成對分配，每個電源管腳應具有相應的地面管腳相鄰分布，在這種導線結(jié)構(gòu)中應分配多個電源管腳和地面管腳對。這兩個特性將大大降低電源與地面之間的電感，幫助降低電源總線上的電壓瞬態(tài)變化，從而降低電壓EAdI。由于習慣的原因，市場上的許多外匯芯片并沒有完全遵循上述設計規(guī)則，但是，IC設計和制造商對這種設計方法的優(yōu)勢有著深刻的理解，因此它是新的IC設計和發(fā)布芯片IC制造商更注重電源連接。

理想情況下，每個信號管腳都需要分配一個相鄰的信號返回管腳(如地管腳)。實際情況并非如此，有很多，IC廠家采用其他折中法。在BGA在包裝中，一種有效的設計方法是在每組八個信號管腳的中心設置一個信號返回管腳。在這種管腳布置下，每個信號和信號返回路徑之間只有一個管腳的距離。而對于四方扁平封裝（QFP）或者其他鷗翼（gullw切g(shù)）封裝形式IC一般來說，在信號組中心放置信號返回路徑是不現(xiàn)實的。即便如此，還是要保證每4到6個管腳放置一個信號返回管腳。需要注意的是，不同的匯工技術(shù)可能會使用不同的信號返回電壓。有的IC使用地管腳(如TIL設備)作為信號的返回路徑，而有些則是IC使用電源管腳(如絕大多數(shù))ECI作為信號的返回路徑，也有一些設備IC同時使用電源管腳和地管腳(如大多數(shù))CMoS設備)作為信號返回路徑。因此，設計工程師必須熟悉設計中使用的設計IC芯片邏輯系列，了解其相關工作情況。

IC芯片中電源和地管腳的合理分布不僅可以減少EMI，而且可以大大改善地彈反射（groundboltnce）效果。當驅(qū)動傳輸線的設備試圖將傳輸線下拉到低邏輯時，地彈反射仍然保持在低邏輯閉電平以上，地彈反射可能導致電路故障或故障。

IC另一個需要注意的重要問題是芯片內(nèi)部PCB設計，內(nèi)部PCB通常也是IC封裝中最大的組成部分是內(nèi)部PCB如果嚴格控制電容和電感，將大大改善系統(tǒng)的整體EMI性能。如果是兩層的話。PCB板，至少要求PCB板的一側(cè)為連續(xù)地平面層，PCB板的另一邊是電源和信號的布線層。更理想的情況是四層PCB板，中間的兩層是電源和地平面層，外面的兩層是信號布線層。由于匯包裝內(nèi)部的內(nèi)部PCB通常很薄，四層板結(jié)構(gòu)的設計會導致兩個高電容、低電感的接線層，特別適合需要嚴格控制的電源分配和輸入輸出信號。低阻抗平面層可大大降低電源總線死亡的電壓瞬變，大大改善EMI性能。這種受控信號線不僅有利于減少EMI，確保進出匯信號的完整性也起著重要作用。