1.引言

集成電路相關(guān)技術(shù)作為最具發(fā)展前景的技術(shù)，已成為世界上最具發(fā)展前景的高科技技術(shù)。目前，國(guó)家高度重視集成電路的芯片研發(fā)領(lǐng)域，特別是集成電路的芯片研發(fā)領(lǐng)域。

近年來(lái)，我國(guó)越來(lái)越多的科研機(jī)構(gòu)、高校、IC企業(yè)研發(fā)部門(mén)逐步關(guān)注和從事集成電路的電磁兼容性（IC EMC）研究。目前關(guān)于IC EMC國(guó)外相關(guān)研究起步較早，發(fā)展迅速，形成了相對(duì)完善的理論體系和歐洲法國(guó)、德國(guó)、美國(guó)、韓國(guó)、日本、新加坡等先進(jìn)的測(cè)試研究設(shè)備。國(guó)內(nèi)相關(guān)IC EMC目前，研究集中在國(guó)防科技大學(xué)、浙江大學(xué)、解放軍信息工程大學(xué)、中國(guó)科學(xué)院微電子研究所等高校，近年來(lái)取得了重要成果。

2.電磁敏感度

電磁兼容分為電磁干擾（EMI）和電磁敏感度（EMS）。簡(jiǎn)單的說(shuō)，EMI指影響其他設(shè)備正常工作的電磁輻射，EMS指設(shè)備抵抗外界電磁輻射干擾的能力。目前，電磁敏感性測(cè)試分為傳導(dǎo)、輻射、靜電放電、快速脈沖群、浪涌等多個(gè)項(xiàng)目。本文介紹了兩種測(cè)試方法。

3.電磁敏感度測(cè)試方法

3.1 傳導(dǎo)抗擾度

傳導(dǎo)抗擾性試驗(yàn)主要分為直接功率注入法和大電流注入法。這里介紹了直接功率注入法。直接功率注入法通過(guò)干擾源產(chǎn)生干擾脈沖，通過(guò)功率放大器、定向耦合器注入網(wǎng)絡(luò)，然后注入測(cè)試設(shè)備。設(shè)備的功能狀態(tài)通過(guò)故障判斷來(lái)確定注入電壓的大小。測(cè)試框圖如圖1所示，圖2為實(shí)際設(shè)備的配置，具體配置參考IEC62132。

圖1.測(cè)試框圖

圖2.測(cè)試設(shè)備

在測(cè)試過(guò)程中，要注意盡量按照測(cè)試標(biāo)準(zhǔn)進(jìn)行測(cè)試，此外，相關(guān)測(cè)試板的設(shè)計(jì)要充分考慮接地設(shè)置。

3.2 靜電放電

靜電放電試驗(yàn)是設(shè)備抗擾性試驗(yàn)的重要工程。目前，靜電放電試驗(yàn)是設(shè)備抗擾性試驗(yàn)的重要工程。ESD我國(guó)研究起步較早，取得了良好的研究成果。ESD相關(guān)測(cè)試設(shè)備太貴，一般小型研究機(jī)構(gòu)不能從事進(jìn)一步研究，其研究成果主要集中在測(cè)試設(shè)備齊全的大型研究機(jī)構(gòu)。

目前國(guó)際上有關(guān)系ESD測(cè)試的一般標(biāo)準(zhǔn)IEC61000，規(guī)定了ESD脈沖的幅和上升時(shí)間如圖3所示，圖4為標(biāo)準(zhǔn)ESD發(fā)生器模型。

圖3.ESD脈沖波形

圖4.ESD發(fā)生器模型

ESD測(cè)試方法簡(jiǎn)單，只需將測(cè)試探頭壓在測(cè)試引腳上，注入脈沖波形即可。在測(cè)試過(guò)程中，測(cè)試人員應(yīng)全程佩戴接地手鐲，防止人體靜電干擾。